⑩ 日本国特許庁(JP)

①特許出願公告

⑫特 許 公 報(B2) 平3-81324

®Int. Cl. 5

個発

明

審判の合議体

識別記号

庁内整理番号 В

❷❸公告 平成3年(1991)12月27日

H 03 F H 03 K

8326-5 J 7125-5 I

8221-5 J H 03 K 17/687

発明の数 1 (全10頁)

潔

会発明の名称 增幅回路

> 判 昭62-15870 ②特 願 昭57-29938

69公 閉 昭58-147209

②出 願 昭57(1982) 2月26日

@昭58(1983)9月2日

昍 個発 增 H 英 神奈川県川崎市幸区小向東芝町1番地 東京芝浦電気株式 会社トランジスタ工場内

尾

松

神奈川県川崎市幸区小向東芝町1番地 東京芝浦電気株式 会社トランジスタ工場内 "

勿出 願 人 株式会社東芝 神奈川県川崎市幸区堀川町72番地

四代 理 人 弁理士 鈴江 武彦 外2名

> 審判長 野村 泰 久 審判官 今 野 審判官 真 鍋 朗 特開 昭56-141617 (JP, A)

> > している。

多参考文献 特開 昭55-39605 (JP, A)

特開 昭53-121563 (JP, A) 特開 昭56-140719 (JP, A)

特開 昭54-148349 (JP, A)

研

1

# 切特許請求の範囲

1 互いに異なるチャネルのMOSFETからなる 相補型MOSインパータで構成された反転増幅手 段と、

によりこの反転増幅手段の動作点を設定する少な くども一つのMOSFETからなるMOSスイッチ

上記MOSスイッチを構成するMOSFETと同一 反転回路からなり、その出力電圧が上記MOSス イツチを構成するMOSFETのパツクゲート電極 に供給されるパイアス発生回路と

を具備したことを特徴とする増幅回路。

## 発明の詳細な説明

# [発明の技術分野]

この発明はいわゆるチョッパ形あるいはオート ゼロサンプルドデータ形と呼ばれる電圧比較回路 に用いられる増幅回路の改良に関する。

### [発明の技術的背景とその問題点]

集積化されたアナログーディジタル変換回路等

のアナログICの発展に伴ない、これらICに内蔵 される電圧比較回路としても高性能のものが要求 される。この電圧比較回路に特に要求される特性 としては、高速応答性、オフセツトレスおよび高 この反転増幅手段の入出力端間を短絡すること 5 分解能の3つがあり、これらの特性は相互に関連

2

第1図はMOS FETにより構成されたチョッ パ形あるいはオートゼロサンプルドデータ形電圧 比較回路に用いられる、従来の増幅回路の構成図 極性のMOSFETを含み入出力端間が短絡された 10 である。この増幅回路はPチャネルMOS FET 11とNチャネルMOS FET 12とからなるC -MOSインパータ13の入力端および出力端間 を、NチャネルMOS FET 1 4 を用いたMOS FETスイツチ回路 15で接続し、さらに C-15 MOSインバータ13の入力端側には結合容量1 6を設けるようにしたものである。そして上記容 量16の入力端には入力信号INが供給されるよ うになつているとともに、C-MOSインパータ 13からは出力信号OUTが出力されるようにな 20 つている。また、上記MOS FETスイッチ回路 15を構成するNチャネルMOS FET 14のゲ

**— 15 —** 

(2)

特公 平 3-81324

.3

作点に設定されるまでの時間が長くかかるという 欠点がある。また、MOS FETのしきい値電圧 は製造プロセス上ばらつきを生じるので、従来技 術においてしきい値電圧が絶対値で高い方にばら 5 つくと、前記MOS FET 1 4 のオン抵抗も高く なり、したがつて、この場合にもC-MOSイン バータ 13 が動作点に設定されるまでの時間が長

ート電極には、このMOS FET 1 4 をスイッチ 制御するための信号Sが供給されるようになつて いて、さらにこのMOS FET 1 4 のパツクゲー ト電極にはこの増幅回路に供給される電源電圧 Vnn(正極性電圧)、接地電圧Vss(基準電圧) のう ち一方の電圧Vssが供給されるようになつている。 このような構成でなる増幅回路では、まず、 MOS FET 1 4のゲート電極に供給される制御 信号SがVmレベルに設定されることによつてこ 4がオンされることによりC-MOSインパータ 13の入出力端電圧がその回路しきい値電圧に設 定され、これによつてC-MOSインパータ13 の動作点が設定される。次に、信号SがVsvベ オフされ、この状態で入力信号INがC-MOSイ ンパータ13で増幅される。このような増幅回路 は回路構成が簡単であり、しかも集積化するのに 適しているので、基本的な増幅回路ユニツトとし 基づく電圧比較回路をアナログーデイジタル変換 回路に応用した例としては、たとえば 「"Monolithic Expandable 6 Bit 20 MHz CMOS/SOS A/D Converter" ANDREW G. F. DINGWALL, IEEE J. Solid — State 25 ゼロサンブルドデータ形電圧比較回路としての最 Circuit, vol SC-14, 926~932頁、Dec.1979」 を参照されたい。

くかかる欠点がある。 ところで上記欠点を排除するための他の従来技 のMOS FET 1 4 がオンされる。MOS FET 1 10 術では、MOS FET スイツチ回路 1 5 を構成す るMOS FET 1 4のオン抵抗を下げるためにそ のチャネル幅を増加することが行なわれている。 しかしながら、前記MOS FETスイツチ回路 1 5を構成するMOS FET 1 4では、ゲート電極 ルに設定されることによってMOS FET 1 4 が 15 とソース電極およびドレイン電極との間に発生す る寄生容量を介して、そのソース、ドレイン側に 制御信号Sのフイードスルー現象による漏れが起 こり、これによつてC-MOSインパータ13の 入出力端両側にオフセット電圧を生ぜしめるもの て広い応用範囲を有している。また、この原理に 20 であるが、MOS FET 1 4 のチャネル幅を増加 すると上記寄生容量の値も増加し、この結果、上 記オフセツト電圧も増加するこになる。したがつ て、MOS FET 1 4 のチャネル幅を増加させる という従来技術では、チョッパ形あるいはオート も重要な特性の一つであるオフセットレス特性が 損なわれる。したがつて、この種の用途に用いら れる前記MOS FET 1 4のチャネル幅すなわち 素子寸法はできるだけ小さくすることが好まし

上記文献に記載されているアナログーディジタ ル変換回路では高速変換特性が要求され、したが つて最も動作速度が遅い回路部分の一つである前 30 い。 記第1図に示すような増幅回路の動作速度が問題 となつてくる。すなわち、上記アナログーディジ タル変換回路に髙速変換特性を持たせようとする ならば、前記増幅回路内のMOSFETスイッチ回 路15をオンさせてC-MOSインパータ13の.35 特に前記C-MOSインパータ13の動作点電圧 動作点が安定するまでの時間を短かくする必要が ある。ところが、従来の技術では、前記MOS FETスイッチ回路 15 は単にMOS FET 14を トランスゲートとして用いているだけなので、そ のパツクゲート電極には接地電圧Vsが供給され 40 速動作を実現することはできない。さらに前記し ている。このため、入力信号INの電圧が高くな ると、いわゆるパツクゲートパイアス効果の影響 によつて、MOS FET 1 4 のオン抵抗が高くな り、したがつて、C-MOSインバータ13が動

一方、前記MOS FET 1 4 の素子寸法を最小 にして実際に製造した場合、ゲート電極に供給さ れる制御信号SのVmレベルが5Vの時、オン抵抗 は10kΩないし100kΩに達するのが通常であり、 が2.5V程度の場合のオン抵抗は高くなり、100kΩ 近辺にまで達することもまれではない。したがつ て、前記MOS FET 1 4 の素子寸法を最小にす ると、動作点設定に要する時間が長くかかり、高 たようにMOS FETのしきい値電圧は製造プロ セス上土0.3V程度ばらつき、特にNチヤネル MOS FETの場合にはしきい値電圧が高い方向 にばらつくと、上記オン抵抗はさらに増大するこ

(3)

特公 平 3-81324

とになる。たとえば、第2図は、チャネル幅Wと チャネル長しとの比W/Lがマスク上で6/7の NチャネルMOS FETのゲート電極に5.0Vの電 圧を供給した場合の、入力電圧(ソース電極ある いはドレイン電極への供給電圧) 対オン抵抗の特 性図である。第2図において、しきい値電圧Vm =1.0Vで入力電圧が2.5Vの時のオン抵抗は約 28kΩであり、入力電圧が2.5Vの時にしきい値電 圧Vωが低い方へ0.3Vずれるとオン抵抗は19kΩ、 高い方へ0.3Vずれると $65k\Omega$ となる。すなわち、 10 続点をパイアス電圧出力端2.3としてさらにこの しきい値電圧が同じ値だけばらついた場合、低い 方へばらつくよりも高い方へばらつく方がオン抵 抗の増加の割合が大きいことがわかる。

### 〔発明の目的〕

の動作点設定を速やかに行なうことができ、もつ て高速動作が可能な増幅回路を提供することにあ る。

### 〔発明の概要〕

パータの入力端および出力端間をNチヤネル MOS FETを用いたMOS FETスイッチ回路で 接続し、さらに上記NチャネルMOS FETのパ ックゲート電極に電源電圧と基準電圧との間の値 を設けることによつて、上記MOS FETの見か け上のしきい値電圧を低くし、これによつて MOS FETスイッチ回路におけるオン抵抗を低 く保ち、C-MOSインパータの動作点の設定を 速やかに行なつて高速動作を可能とするようにし 30 たものである。

### [発明の実施例]

以下、図面を参照してこの発明の一実施例を説 明する。第3図はこの発明の一実施例回路の構成 図であり、前記第1図の従来回路と対応する箇所 35 圧 には同一符号を付する。図においてPチャネル MOS FET 1 1とNチャネルMOS FET 1 2と でC-MOSインパータ(反転増幅手段)13を 構成し、このインパータ13の入力端および出力 端間をNチャネルMOS FET(MOSスイッチ) 1 40 ン電流Ipsの係数で、 4で接続し、さらにC-MOSインパータ13の 入力端側には結合容量 16を設ける。そして上記 容量16の入力端には入力信号INが供給される ようになつているとともに、C-MOSインパー

タ13からは出力信号OUTが出力されるように なつている。また、上記NチャネルMOS FET 14のゲート電極には、このMOS FET 14を スイツチ制御するための信号Sが供給されるよう になつている。さらに上記C-MOSインバータ 13に与えられる電源電圧Vpp、接地電圧Vssを それぞれの印加点間にPチャネルMOS FET 2 1とNチャネルMOS FET 2 2のソース、ドレ イン間を直列接続し、両FETのドレイン共通接 バイアス電圧出力端23にPチャネルMOS FET 2 1 とNチャネルMOS FET 2 2の両ゲー ト電極を接続してパイアス発生回路24を構成す る。また、上記パイアス発生回路24のパイアス したがつて、この発明の目的は、反転増幅手段 15 電圧出力端23を上記NチャネルMOS FET 1 4のパツクゲート電極に接続する。

すなわち、第3図に示す実施例回路は、Cー MOSインパータ13の入出力端間をMOSスイツ チとしてのNチャネルMOS FET 1 4 で接続し、 この発明に係る増幅回路では、C-MOSイン 20 このMOS FET 1 4 のパツクゲート電極にパイ アス発生回路24からの接地電圧Vss以上のバイ アス電圧を常に供給するようにしたものである。

上記構成でなる実施例回路において、バイアス 発生回路24はC-MOSインパータの入出力端 を持つパイアス電圧を供給するパイアス発生回路 25 間を短絡した如き回路構成となつているため、そ のバイアス電圧出力端23における電圧は、次の (1)式で表わせるC-MOSインパータとしての回 路しきい値電圧Vocに等しい。

$$V_{\text{thc}} = \frac{V_{\text{thN}} + \sqrt{K_P/K_N}(V_{DD} - |V_{\text{thp}}|)}{1 + \sqrt{K_P/K_N}}$$
 ...(1)

Vun: PチャネルMOS FET 2 1 のしきい値電

Vun: NチャネルMOS FET 2 2のしきい値電 Æ

であり、さらにKp, KnはPチャネルMOS FET 21およびNチャネルMOS FET 22のドレイ

$$K_{P} = \frac{1}{2} \cdot \frac{W_{P}}{L_{P}} \cdot \frac{\varepsilon_{ox}}{t_{ox}} \cdot \mu_{P} \qquad \cdots (2)$$

$$K_{N} = \frac{1}{2} \cdot \frac{W_{N}}{L_{N}} \cdot \frac{\varepsilon_{OX}}{t_{OY}} \cdot \mu_{N} \qquad \cdots (3)$$

(4)

特公 平 3-81324

である、またここで、

W<sub>P</sub>, W<sub>N</sub>: PチャネルMOS FET 2 1 およびNチ ヤネルMOS FET 2 2 の各チャネル幅

Lo, Ln: PチャネルMOS FET 2 1 およびNチ ヤネルMOS FET 2 2 の各チャネル長

tox:ゲート絶縁膜の厚さ

εοx:ゲート絶縁膜の誘電率

μρ, μη: 正孔および電子の各実効移動度 である。

上記(1)~(3)式から明らかなように、C-MOS 10 のオン抵抗は下げられる。 インバータとしての回路しきい値電圧Vuoc、すな わちバイアス発生回路24のバイアス電圧出力端 23の電圧として、PチャネルMOS FET 21 およびNチャネルMOS FET 2 2のチャネル幅、 を持つ電圧を得ることができる。すなわち、 MOSスイッチとしてのNチャネルMOS FET 1 4のパツクゲート電極にはVss以上のパイアス電 圧が供給され、これによつてこのMOS FET 1 ることになり、したがつて、このMOS FET 1 4のオン抵抗は従来よりも十分に低い値とするこ とができる。

ところで、上記MOS FET 1 4 のパツクゲー れば高ければ高い程好ましく、Vmそのものの値 に設定すればよいが、反面消費電流の点で問題が 生じる。これはMOSスイツチとして用いられる NチャネルMOS FET 1 4 のパツクゲート電極 は、パツクゲート電極側をP導電型層とするPN 接合が構造上発生し、いまMOS FET 14のパ ツクゲート電極にVmそのものを供給すると、パ ツクゲート電極からソース電極あるいはドレイン て消費電流が極めて大きくなつてしまう。したが つて、上記NチャネルMOS FET 14のパック ゲート電極に供給されるパイアス電圧は、消費電 流を考慮して、VppとVssとの間の値を持つ電圧 に設定する必要がある。

さらに第3図に示す回路を集積化する場合、 MOSスイツチであるNチャネルMOS FET 1 4 とパイアス発生回路 2 4 内のNチャネルMOS FET 2 2 は同一プロセスで製造されるため、そ

れぞれのしきい値電圧は所定のしきい値電圧に対 して同一方向にばらつく。そこでいま、たとえば MOS FET 1 4 のしきい値電圧が高い方にばら つき、この結果、そのオン抵抗が所定値よりも高 5 くなつたとすると、MOS FET 2 2 のしきい値 電圧も高い方にばらつき、前記(1)式で表わされる バイアス発生回路24からのバイアス電圧は高く なる。するとMOS FET 1 4 の実質的なしきい

値電圧は下げられるため、このMOS FET 1 4

一方、上記とは逆に、MOS FET 14のしき い値電圧が低い方にばらつき、そのオン抵抗が所 定値よりも低くなつた場合(増幅回路にとつてオ ン抵抗が低くなることは好ましいことではある チヤネル長の設定によつて、 $V_{
m DD}$ と $V_{
m SS}$ の間の値  $\it 15$  が)、 $\it MOS$   $\it FET 2 2$  のしきい値電圧も低い方向 にばらつき、前記(1)式で表わされるパイアス発生 回路24からのパイアス電圧は低くなる。したが つて、この場合、MOS FET 1 4 の実質的なし きい値電圧は上げられるため、このMOS FET 4の見かけ上のしきい値電圧は従来よりも低下す 20 14のオン抵抗は上げられる。すなわち、パイア ス発生回路 2 4 からのパイアス電圧をMOS FET 14のパツクゲート電極に供給することに より、MOS FET 1 4 のオン抵抗をほぼ常に一 定値に近ずけることができ、特にしきい値電圧が ト電極に供給される電圧は、オン抵抗のみを考え 25 高くなつた場合のMOS FET 1 4 のオン抵抗の 上昇を防止することができる。

第4図は上記実施例回路における、MOS FET 1.4 とパイアス発生回路 2.4 の部分の具体 的な素子構造を示す断面図である。図においてN とソース電極およびドレイン電極それぞれの間に 30 型の半導体基板101に二つのPウェル領域10 2, 103が形成され、この一方のPウェル領域 102内にはMOS FET 14のソース、ドレイ ンとなる一対のN<sup>+</sup>型領域 1 0 4, 1 0 5 と、こ のPウエル領域 102 すなわちMOS FET 14 電極に向つて流れる電流が常に生じることになつ 35 のパツクゲート電極に対してコンタクトをとるた めのP<sup>+</sup>型領域 106 が設けられる。さらに他方 のPウエル領域103内には、バイアス発生回路 2 4 を構成する一方のMOS FET 2 2 のソース、 ドレインとなる一対のN<sup>+</sup>型領域 1 0 7, 1 0 8 40 と、このPウエル領域 1 0 3 に対してコンタクト をとるためのP<sup>+</sup>型領域109が設けられ、基板 101にはパイアス発生回路24を構成する他方 のMOS FET 2 1 のソース、ドレインとなるー 対のP<sup>+</sup>型領域110,111が設けられる。そ

(5)

るべきである。

特公 平 3-81324

小さくすることができるが、前配したようにこの パイアス電圧の値は消費電流を考慮して決定され

10

して、上記一対のN<sup>+</sup>型領域104,105上に またがつてMOS FET 1 4 のゲート電極 1 1 2 が設けられ、このゲート電極112には信号Sが 供給される。また、上記一対のN<sup>+</sup>型領域107, 電極 1 1 3 が、一対のP<sup>+</sup>型領域 1 1 0, 1 1 1 上にまたがつてMOS FET 2 1のゲート電極 1 14がそれぞれ設けられ、この両ゲート電板11 3, 114は共にパイアス電圧出力端23に接続 域 1 0 7、前記P\*型領域 1 1 0 が接続され、出 力端23は前記P<sup>+</sup>型領域106に接続される。 前記P<sup>+</sup>型領域 1 1 1 は電源電圧Vm 印加点に接続 され、前記N<sup>+</sup>型領域 1 0 8 および前記P<sup>+</sup>型領域 109は接地電圧Vss印加点に接続される。

第6図ないし第8図はそれぞれこの発明の他の 108上にまたがつてMOS FET 22のゲート 5 実施例を示すものであり、前記パイアス発生回路 24の他の例の構成図である。第6図に示すもの はVm印加点とパイアス電圧出力端23との間に 定電流源回路31を接続し、またパイアス電圧出 力端23とVss印加点との間に抵抗32と前記 される。さらにこの出力端23には前記N<sup>+</sup>型領 10 MOS FET 14と同一チャネル、すなわちNチ ヤネルMOS FET 3 3のドレイン、ソース間を 直列接続し、さらにこのMOS FET 3 3のゲー ト電極をパイアス電圧出力端23に接続するよう にしたものである。このような構成でなるパイア 15 ス発生回路では、定電流源回路 3 1 の出力電流 I、抵抗32の抵抗値RおよびMOS FETの素 子寸法それぞれに応じた、VppとVssの間の値を 持つパイアス電圧が出力される。また、この回路 において抵抗32が存在しないと仮定し、MOS 5.0Vの電圧を供給し、かつパイアス発生回路2 20 FET33のしきい値電圧をVはN33、パイアス電圧 をVoとすると、I, Vunzz, Vo間には次のような 比例式が成立する。

第5図は前記第2図に示す特性図の場合と同様 に、MOSスイツチとなるNチャネルMOS FET 14のチャネル幅Wとチャネル長Lとの比W/L をマスク上で6/7に設定し、そのゲート電極に 4内のPチャネルMOS FET 2 1のW/Lをマ スク上で6/42に、NチャネルMOS FET 2 2の W/Lをマスク上で35/7にそれぞれ設定して MOS FET 1 4 のパックゲート電極に供給され るバイアス電圧が約1.2V~1.5Vとなるようにし 25 た場合の、入力電圧対オン抵抗の特性図である。 第5図から明らかなように、入力電圧が2.5Vで かつMOS FET 1 4のしきい値電圧Vuが0.7V、 1.0V、1.3Vの時でそれぞれ15k $\Omega$ 、18k $\Omega$ 、25k $\Omega$ 第2図の場合の19kΩ、28kΩ、65kΩに比較して 大幅に低減化されていることは著明である。ま た、MOS FET 1 4のしきい値電圧が製造プロ セス上ばらついた場合でも、オン抵抗のばらつき この第5図におけるオン抵抗の値は前記パイアス 電圧が1.2V~1.5Vの場合であるが、前記パイア ス発生回路 2 4 内の P, N両チャネルのMOS FET 2 1, 2 2 の素子寸法の設定を変更するこ こともできる。そして、このパイアス電圧を高め ることによつて、上記MOS FET 1 4 のオン抵 抗をさらに低下させることができるとともに、し きい値電圧のばらつきに対してもその影響をより

#### $I \propto K(V_0 - V_{th33})^2$ -----(4)

K:比例定数 上記(4)式は、MOS FET 3 3 のしきい値電圧 Vuszが高くなるとパイアス電圧Voも高くなり、 これとは反対にVibsaが低くなるとVoも低くなる こと示している。したがつて、このパイアス発生 回路からのパイアス電圧を用いても、第3図回路 のオン抵抗値となつている。これらの値は、前記 30 内のパイアス発生回路24の時と同様に、製造プ ロセス上のしきい値電圧のばらつきに対して MOS FET 1 4 のオン抵抗をほぼ一定値に近ず けることができる。なお、抵抗32はMOS FET 33のドレイン、ソース間電圧に一定の電 は従来に比較して大幅に改善されている。また、35 圧を加算せしめたバイアス電圧V。を得るために 設けられている。

第7図に示す回路はVm印加点とバイアス電圧 出力端23との間に負荷抵抗41を接続し、また バイアス電圧出力端23とVss印加点との間に前 とによつて、たとえば2.0V~2.5Vに上昇させる 40 記MOS FET 1 4 と同一チャネルの、すなわち NチャネルMOS FET 42のドレイン、ソース 間を接続し、さらにこのMOS FET 4 2のゲー ト電極をバイアス電圧出力端23に接続するよう にしたものである。このような構成でなるパイア

(6)

特公 平 3-81324

11

ス発生回路では、負荷抵抗41の抵抗値とMOS FET 42の素子寸法に応じた、VppとVssとの間 の値を持つバイアス電圧が出力される。また、こ の回路において、出力されるパイアス電圧を Vo', MOS FET 4 2 のしきい値電圧をVun42とす るとVo'とVu12との間には次のような比例式が成 立する。

$$V_0' \propto \frac{1}{K'} V_{thN42}$$
 .....(5)

# K': 比例定数

上記(5)式は、MOS FET 4 2 のしきい値電圧 Vinazとバイアス電圧Volとが比例していることを 表わすものであり、したがつて、この回路を用い ても、製造プロセス上のしきい値電圧のばらつき 値に近ずけることができる。

ところで、上記第6図および第7図に示すパイ アス発生回路ではいずれの場合でも、出力される バイアス電圧はNチャネルMOS FET 3 3 また つたが、MOS FET 1 4 のしきい値電圧のばら つきを考慮せず、そのオン抵抗が単に低くなれば よいような場合には、第8図に示すようなパイア ス発生回路も使用可能である。すなわち、第8図 2個の抵抗51,52を直列接続して、その直列 接続点であるパイアス電圧出力端23から上記2 個の抵抗51,52の抵抗比に応じて分割された 一定パイアス電圧を得るようにしたものである。 したがつて、この回路で得られるパイアス電圧を 30 前記MOS FET 1 4 のパツクゲート電極に供給 することにより、MOS FET 1 4 のオン抵抗を 従来よりも十分に低い値とすることができる。

第9図はこの発明の応用例回路の構成図であ パータ61,62,63それぞれ、これら各イン パータの入出力端間を短絡して動作点を設定する ためのNチャネルMOS FET 6 4, 6 5, 6 6 それぞれおよび結合容量67,68,69それぞ ド接続して、全体として高いゲインを持つ増幅回 路を構成するようにしたものである。また、上記 増幅回路のうち、初段の増幅回路71内のMOS FET 6 4のパツクゲート電極には、C-MOSイ

12

ンパータの入出力端間を短絡して構成されるパイ アス発生回路 7 4 からのバイアス電圧Voiが供給 され、中間段の増幅回路72内のMOS FET6 5のパツクゲート電極には、同じくC-MOSイ ンパータの入出力端間を短絡して構成されるパイ アス発生回路75からのパイアス電圧Vo2が供給 され、さらに終段の増幅回路73内のMOS FET 6 6 のパツクゲート電極には、同じくC-MOSインパータの入出力端間を短絡して構成さ 10 れるパイアス発生回路 7 6 からのパイアス電圧 Vosが供給される。そして、各C-MOSインバー 961,62,63および各パイアス発生回路7 4, 75, 76に供給される電源電圧Vppがたと えば5.0Vの場合に、上記パイアス電圧Voi, Voz, に対してMOS FET 1 4のオン抵抗をほぼ一定 15 Vosとして20V~2.5V, 1.5V~2.0V, 1.2V~ 1.5Vがそれぞれ得られるように各パイアス発生 回路74,75,76内の素子寸法比が設定され る。なお、MOS FET 6 4, 65, 66のゲー ト電極には制御信号Sが共通に供給される。この は42のしきい値電圧に応じて変化するものであ 20 ような構成でなる回路では、入力信号INに近い 側の増幅回路ほど小さい電圧の信号を取り扱うた め、それだけ動作点設定用のMOS FETのオン 抵抗値を小さくして動作速度を高める必要があ る。このため、入力信号INに最も近い初段の増 に示す回路は、 $V_{10}$ 印加点と $V_{8}$ 印加点との間に 25 幅回路7.1内のMOS FET 6.4のバックゲート 電極に最も高いパイアス電圧を供給するようにし て、全体として高速でしかもオフセツトレス特性 を有する電圧比較回路が構成可能な増幅回路とし ている。

なお、この発明は上記実施例に限定されるもの ではなく、たとえば第3図において、C-MOS インパータ13の入出力端間を接続するMOSス イツチはNチヤネルMOS FET 1 4 である場合 について説明したが、これはPチャネルMOS る。この回路は信号反転増幅用のC-MOSイン 35 FETを用いてもよく、Pチヤネルのものを用い る場合には前記各バイアス発生回路の電源電圧 Vnoと接地電圧Vssとの関係を逆にする必要があ る。また、さらにSOS CMOSプロセスを用いる ならば、第10図に示すように、MOSスイッチ れからなる増幅回路71, 72, 73をカスケー 40 としてNチャネルMOS FET 81とPチャネル MOSFET 8 2 を並列接続したMOSスイッチを用 いることもでき、この場合のバイアス発生回路と してたとえば入出力端間が短絡されたC-MOS インパータを用いるならば図示の如き構成とな

(7)

特公 平 3-81324

13

る。すなわち、NチャネルMOS FET 8 1のパ ツクゲート電極にパイアス電圧をあたえるための バイアス発生回路83は、Voo印加点とVss印加 点との間にPチャネルMOS FET 8 4とNチャ ネルMOS FET 8 5 が直列接続され、かつ両ゲ 5 チヤネルMOS FET 2 07からなるパイアス発 ート電極がそのドレイン共通接続点に接続される 如き構成となる。他方、PチヤネルMOS FET 82のパツクゲート電極にパイアス電圧を与える ためのパイアス発生回路86は、Vss印加点と Vm印加点との間にPチャネルMOS FET 87と 10 211で得られるパイアス電圧V<sub>82</sub>を供給するこ NチャネルMOS FET 8 8が直列接続され、か つ両ゲート電極がそのドレイン共通接続点に接続 される如き構成となる。

前記した実施例または応用例は、いずれの場合 でもこの発明をアナログーデイジタル変換回路の 15 最小にでき、この結果、フィールドスルーの影響 電圧比較回路に適用したものであつたが、次にこ の発明をスイツチド・キャパシタ積分回路に応用 した例について説明する。

第11図は従来技術によるスイツチド・キャパ の回路はゆのタイミングでMOS FET 201を オンさせて、入力信号INにより容量202に電 荷を充電し、次に∳₂のタイミングでMOS FET 203をオンさせて容量202の放電を行なう。 抗素子として働き、この抵抗素子を通つた信号が 容量204および演算増幅器205からなる回路 で積分されるものであり、その詳細な動作は「J. T. Caves etal: Sampled Analog Filtering Equivalents, IEEE J of Solid - State -Circuits, vol.SC-12, No. 6, Dec. 1977, p592~ p599」を参照されたい。

この積分回路において抵抗素子として働く二つ のMOS FET 2 0 1, 2 0 3 では、その抵抗が 35 夕積分回路に応用した応用例の構成図である。 問題となつてくる。すなわち、一般にオン抵抗が 大きくなると、積分回路の容量比の減少を意味 し、特性が劣化してくる。そこで二つのMOS FET 2 0 1, 2 0 3 の素子寸法は大きい程望ま 様に、MOS FET特有のゲート・ソース間、ゲ ート・ドレイン間の寄生容量によるクロツク信号 のフイードスルーによる悪影響があるため、 MOS FET 2 0 1, 2 0 3 の寸法を小さくせざ

るを得ない。そこで第12図に示すように、上記 従来のスイツチド・キャパシタ積分回路にこの発 明を応用して、MOS FET 2 0 1 のパックゲー ト電極にPチャネルMOS FET 2 0 6 およびN 生回路208で得られるパイアス電圧Vgiを供給 し、またMOS FET 2 0 5 のパックゲート電極 にPチャネルMOS FET 2 0 9 およびNチャネ ルMOS FET 2 1 0 からなるパイアス発生回路 とによつて、MOS FET 2 0 1, 2 0 5 のオン 抵抗を小さくするようにしたものであり、から ¢₂の切換期間内に電荷の充放電は完了される。 また、MOS FET 2 0 1, 2 0 5 の素子寸法は は最小限におさえるこが可能となり、高集積化を

14

## 実現できる。 〔発明の効果〕

以上説明したようにこの発明によれば、反転増 シタ積分回路の回路構成図である。すなわち、こ 20 幅手段の動作点設定を速やかに行なうことがで き、もつて高速動作が可能な増幅回路を提供する ことができる。


## 図面の簡単な説明


第1図は従来の増幅回路の構成図、第2図は つまり、二つのMOS FET201,203は抵 25 MOS FETをMOSスイツチとして用いた時のそ の特性図、第3図はこの発明の一実施例の構成 図、第4図はその一部分の素子構造を具体的に示 す断面図、第5図は上記実施例回路内のMOSス イツチの特性図、第6図ないし第8図はそれぞれ Using Switched Capacitors as Resistor 30 この発明の他の実施例に係るパイアス発生回路の 構成図、第9図はこの発明の応用例の構成図、第 10図はこの発明の変形例の構成図、第11図は 従来のスイツチド・キャパシタ積分回路の構成 図、第12図はこの発明をスイツチド・キャパシ

11, 21, 82, 84, 87 ······ Pチャネル MOS FET, 12, 14, 22, 33, 42, 64, 65, 66, 81, 85, 88 ······N + ヤ ネルMOS FET、13, 61, 62, 63…… しいわけであるが、前記電圧比較回路の場合と同 40 C-MOSインバータ、16,67,68,69 ……結合容量、24,74,75,76,83, 86……パイアス発生回路、31……定電流源回 路、32,51,52……抵抗、41……負荷抵

(8)


特公 平 3-81324








(9)

特公 平 3-81324










第8図



(10)

特公 平 3-81324

